PUF-based security IP

eMemory社長のマイケル・ホー氏が、ハイパフォーマンス・コンピューティング・アプリケーション分野のメモリとセキュリティの課題に対する同社の取り組みについて語った。 EE Times Asia:  Stephen Las Marias記者 インターネット・オブ・エブリシング（IoE）の時代となり、特に人工知能（AI）の普及が拡大し、今や人工知能・オブ・シングス（AIoT）がトレンドになろうとしている。その用途のチップ設計がますます必要となってきている。最新のハイエンド・アプリケーションを処理するためには、強力なCPUコアだけでなく、不揮発性メモリも不可欠だ。つまり、最新のチップには、重要な情報を電源オフの状態でも保存できるメモリが必要なのである。 eMemory Technology Inc.のマイケル・ホー社長は、EE Times Asiaのインタビューに応じて次のように語った。 「高性能と低電力を追求するため、携帯電話やノートパソコン、クラウドデータセンターなどで使う半導体デバイスは先端プロセスへと移行しています。最新のアプリケーション、特にHPC（ハイパフォーマンス・コンピューティング）やAIでは、大量のデータや画像を高速かつ効率的に処理できる強力なチップが求められています」 eMemoryは不揮発性メモリ (NVM) IPのリーディング・プロバイダーの一つである。 「eMemoryは、多くの種類のメモリ開発に注力しています。当社のメモリ製品には、フローティングゲート・タイプのNeoBitとアンチヒューズ・タイプのNeoFuseからなるOTP（ワンタイム・プログラマブル）メモリ、NeoEEとNeoMTPからなるMTP（マルチプルタイム・プログラマブル）メモリ、PUFベースのセキュリティ・ソリューション、および、弊社独自の組み込み用フラッシュメモリNeoFlashがあります」 しかし、ホー氏は次のように指摘している。プロセスの微細化にともない、高い性能を確保するためにはプロセスとチップ・アーキテクチャの両方に技術革新が必要となる。例えば、電流をより流せるようにしながらリーク電流は抑えなければならない。それは電力効率や信頼性に影響を与えるからだ。 「高性能アプリケーションの要求に応えるためにはNVMを先端プロセスでも作製する必要があります。しかし、そのプロセスは非常に複雑であるため、個々のコンポーネントそれぞれを、個別に最適化するように設計することは現実的ではありません。当社のエンジニアは、先端プロセスノードで信頼性の高いロバストなNVM技術を実現するため、デバイスレベルから設計レベルに至るまでの各段階において、それぞれに最適な方法を見出さなければなりません」 業界必須の課題―コストを増加させず、設計も複雑化することなしに、先端ノードでNVMのスケーリングを可能とする―をeMemoryの先進アンチヒューズOTPソリューションであるNeoFuseが解決した。それによりeMemory は EE Awards Asia 2024のBest IP/Processor of the Year賞を受賞した。 eMemory の先進アンチヒューズ・ソリューションがBest IP of the Year 賞を受賞 「先端プロセスの5nmノードでは、デバイスの定格電源電圧は従来の1.8Vから1.2Vに低下します。NeoFuseを設計するにあたっては、電源電圧の低下にもかかわらず、プログラミングの高電圧と高性能を維持するという課題を克服する必要がありました。NeoFuseは、デバイスの信頼性を維持しながら内部電圧を3～4倍に高める画期的な回路を採用しています。また、その新しいアーキテクチャは、5nm未満のプロセスノードでも150℃までの高温耐性を実現しています」 さらに、高性能アプリケーションの新たな要求を満たすため、eMemoryのNeoFuseには各ワードデータにパリティビットが標準装備されており、ユーザーはデータの整合性を確保するためにエラー訂正符号（ECC）を実装できる。このため、車載システムをはじめとする高信頼性SoCアプリケーションにとって理想的なソリューションだ。 「NeoFuseは、あらゆる種類の最先端アプリケーションの進化をサポートすることを目指しています」 NeoFuseがEE Awardsを受賞した理由の一つにその独自性がある。eFuseと異なりNeoFuseでは、プログラムされたセルとプログラムされていないセルの物理的な違いが目に見えないためより安全である。また、大容量を必要とする場合、NeoFuseの面積（フットプリント）はかなり小さい。 NeoFuseはeFuseに比べて安全性が高くコストは小さい。メモリセルのデータの違いが視覚的にはわからず、大容量の場合に必要とする面積も小さい 「NeoFuseのメモリセルの3T構造は、従来のOTPの2Tセルにレギュレーティング・トランジスタを付加したもので、歩留まり、信頼性、プログラミング成功率それぞれを向上させました。特許は取得済みです。これにより、テスト時間とコストの削減ができます。また、NeoFuseは、製造にあたっては標準ロジック・プロセスと互換性がありますから、最先端アプリケーションに対しても、迅速な市場投入、高品質、低コストを実現できます。NeoFuseは、16nmから3nmまでの先端プロセスで、常に最初に採用されるべきOTPとして、AI、HPC、データセンター、自動車などの要求仕様の厳しい分野のアプリケーションに最適です」 一方、ハイエンド・アプリケーション分野では、大量のデータを処理するチップすべてが、内蔵SRAMの急激な大容量化による歩留まり低下という課題に直面している。この問題に対処するため、eMemoryは、最近シーメンスと協業し新しいSRAM修復ツールセットを開発した。NeoFuse OTPをシーメンスのTessent MemoryBIST（Built-in Self-Test）ツールに統合し、さらにeMemoryの子会社であるPUFsecurity Corp.が共同開発したインターフェイスと組み合わせることで、SRAM修復ツールをより使いやすいものにした (SRAM repair tool)。 「シーメンスのTessent MemoryBISTは90％以上の市場シェアを誇っており、SRAM修復ツールをシーメンスと共同開発することは、OTPアプリケーションのトレンドとして非常に重要です」とホー氏は言う。 チップ・セキュリティ問題への対応 […]